Capítulo 3: Processador (CPU)

Componentes Internos Nucleares

O processador executa o ciclo de computação coordenando três blocos lógicos principais:

• Unidade de Controle (UC): Funciona como o maestro do chip. Ela busca a instrução na memória, decodifica os bits do código de operação (OpCode) e gera pulsos elétricos que ativam as rotas de dados corretas na CPU.
• Unidade Lógica e Aritmética (ULA): O núcleo executor. Contém circuitos digitais combinatórios (somadores, multiplexadores) para processar cálculos matemáticos e testes booleanos.
• Banco de Registradores: Memória local ultra-rápida de armazenamento de rascunho de dados e estados de controle internos.

Registradores Críticos do Ciclo de Instrução

Independentemente da arquitetura, existem registradores de controle dedicados indispensáveis:

1. Program Counter (PC): Armazena o endereço da próxima instrução a ser processada. Sofre incremento automático após a busca da instrução atual.
2. Instruction Register (IR): Armazena uma cópia da instrução binária em execução até que a UC termine sua decodificação.
3. Memory Address Register (MAR) e Memory Buffer Register (MBR): Interfaces diretas com o barramento de sistema para gerenciar leituras e escritas na RAM.

O Ciclo de Instrução Clássico

A execução de qualquer tarefa computacional ocorre em um ciclo repetitivo contínuo:

[Busca (Fetch)] → [Decodificação (Decode)] → [Busca de Operandos] → [Execução (Execute)] → [Escrita dos Resultados (Writeback)]

A Batalha Arquitetural: RISC vs. CISC

A forma como as instruções são projetadas divide o mundo do hardware em duas abordagens filosóficas estruturais:

CISC (Complex Instruction Set Computer)

O objetivo do CISC é reduzir o número de instruções geradas por um compilador, criando instruções poderosas diretamente no hardware. Uma única instrução complexa pode ler dados da memória, fazer uma soma aritmética e salvar de volta no disco.

• Características: Instruções de tamanho variável, múltiplos modos de endereçamento à memória, controle microprogramado complexo.
• Exemplo clássico: Família Intel/AMD x86_64 de desktops e servidores.

RISC (Reduced Instruction Set Computer)

O foco do RISC é otimizar a velocidade simplificando o conjunto de instruções. Cada instrução executa apenas uma operação simples e padronizada em um único ciclo de clock por estágio.

• Arquitetura Load/Store: Instruções matemáticas trabalham exclusivamente dentro dos registradores internos. O acesso à memória principal é restrito às instruções explícitas de LOAD e STORE.
• Características: Instruções de tamanho fixo (geralmente 32 bits), poucos modos de endereçamento, facilidade nativa para implementação de Pipelines de Hardware (paralelismo em nível de instrução).
• Exemplo clássico: Arquitetura ARM (presente no MacBook Apple Silicon M-series, iPhones e servidores de alta eficiência), MIPS e o padrão aberto RISC-V.

Exemplo Prático de Diferença de Código (Pseudocódigo Assembly)

Para somar dois números armazenados na memória RAM:

Abordagem CISC:

Abordagem RISC: